[고든 정의 TECH+] 한번에 크게 만드는 대신 쪼개라?…CPU 업계 새 바람 칩렛

올해 2월 샌프란시스코에서 개최된 2020 IEEE 국제반도체 회로 학회(ISSCC·International Solid-State Circuits Conference)는 코로나19를 아슬아슬하게 피해 무사히 종료됐습니다. 이번 학회에도 수많은 기업과 연구소, 대학이 자신의 최신 연구 성과를 발표했는데, 이 가운데 무려 96개의 코어를 지닌 CPU를 공개한 연구팀이 있었습니다. 그 주인공은 인텔이나 IBM 같은 업계의 거인이 아니라 프랑스 원자력청(CEA) 산하 전자정보기술연구소(LETI)의 연구팀으로 이들은 16개의 코어를 지닌 작은 반도체 조각인 칩렛(Chiplet) 6개를 연결해 96코어 CPU를 개발했습니다.(사진) 프랑스 연구팀은 당장에 상용화 계획을 밝히지는 않았지만, 이들의 칩렛 디자인은 큰 주목을 받았습니다.

여러 개의 작은 반도체를 연결해 하나의 CPU를 만드는 것 자체는 사실 업계의 오래된 관행이라고 할 수 있습니다. 예를 들어 1997년에 나온 펜티엄 2의 경우 CPU보다 더 큰 L2 캐쉬 메모리를 탑재했습니다. 당시 제조 공정으로는 둘 다 한 번에 제조하기 어려웠기 때문입니다. 하지만 반도체 미세 공정 기술이 발전하면서 L2 캐쉬 메모리를 CPU 안에 탑재하는 것은 기본으로 자리 잡습니다. 펜티엄 3부터는 초기 제품만 제외하고 이후에는 L2 캐쉬가 CPU와 통합되었고 덕분에 CPU의 크기가 작아집니다.

이런 식으로 반도체 미세 공정이 발전하면서 CPU에는 점점 많은 것이 담기게 됩니다. 과거 칩셋에 있던 메모리 관리 기술이나 독립 칩으로 존재했던 내장 GPU도 통합됐습니다. 아예 시스템 전체가 하나의 칩으로 들어가는 시스템 온 칩(System on Chip, SoC) 역시 시대의 대세가 됐습니다. 덕분에 IT 기기의 소형화가 가능해지고 과거 컴퓨터보다 더 성능이 우수한 스마트폰이 등장했습니다. 이는 손톱만한 크기에 엄청난 숫자의 트랜지스터를 집적할 수 있는 반도체 제조 기술의 발전 덕분입니다.

하지만 공정 미세화는 엄청난 투자 비용을 요구합니다. 7nm 이하 미세 공정 파운드리(반도체 위탁생산)가 가능한 회사가 삼성전자와 TSMC뿐인 이유도 기술력은 물론 매년 100억 달러를 훌쩍 넘는 비용을 감당할 회사가 많지 않기 때문입니다. 당연히 미세 공정으로 갈수록 제조 비용이 껑충 뛰게 됩니다. 2017년 AMD의 CEO인 리사 수 박사는 250㎟ 다이 (die) 기준으로 7nm 공정의 제조 비용이 45nm 공정보다 4배 비쌀 것이라고 발표하기도 했습니다.

이런 비용 증가가 다시 칩을 나누는 이유 중 하나입니다. 반도체는 웨이퍼라는 동그란 원판에서 제조한 후 사각형으로 떼어내 제품으로 만들기 때문에 작게 만들수록 못 쓰는 공간이 줄어듭니다. 더 중요한 사실은 못 쓰는 칩의 수를 줄일 수 있다는 것입니다. 트랜지스터를 많이 집적한 대형 칩일수록 심각한 오류가 생겨 못쓰게 될 가능성도 같이 커집니다. 반대로 말하면 칩의 크기가 작을수록 수율이 높아 제조 단가가 내려갑니다.

따라서 AMD는 7nm 공정부터 칩렛(Chiplet) 디자인을 적극 도입했습니다. 8개의 Zen 2 코어를 하나의 칩렛으로 만든 후 별도의 I/O 다이에 연결해 1-8개의 칩렛을 쓴 CPU를 내놓은 것입니다. 이 디자인의 또 다른 장점은 다양한 제품 생산에 매우 유리하다는 것입니다. 8코어 제품은 칩렛 1개만 쓰고 64코어 제품은 칩렛 8개를 사용하면 되니 하나의 칩렛과 몇 종류의 I/O 다이만 있으면 온갖 제품을 다 만들 수 있습니다. 당연히 재고 관리에도 유리하고 제조 단가도 낮출 수 있습니다.

현재 대부분의 제품을 하나의 칩으로 제조하는 인텔 역시 여러 개의 칩을 연결해 하나의 칩을 만드는 방식을 시도하고 있습니다. 인텔의 차이점은 2차원적으로 연결할 뿐 아니라 3차원적으로 칩을 쌓아 올리는 방식도 연구하고 있다는 점입니다. 그리고 CPU 이외에 다양한 칩을 서로 연결하는 기술도 개발 중입니다. 칩과 칩 사이의 고속 연결을 위한 EMIB (embedded multidie interconnect bridge)나 3D 적층 기술인 포베로스(FOVEROS)가 그것입니다.

칩렛 디자인의 문제는 여러 개로 쪼개진 칩 사이의 연결이 느려질 수 있다는 것입니다. 따라서 여러 개의 칩렛을 빠르게 연결될 수 있는 기술 개발이 관건입니다. 인텔은 이 부분에서 여러 가지 비전을 제시하고 있습니다. 따라서 1-2년 이내에 과거에는 상상하기 어려웠던 신제품을 들고나올 가능성이 있습니다.

반도체 산업은 지금까지 숱한 어려움을 극복하고 지금처럼 발전했습니다. 공정 미세화에 따른 급격한 비용 증가는 IT 산업의 발전을 가로막는 장애물이지만, 이전에도 그랬던 것처럼 수많은 연구자가 이 어려움을 극복할 수 있는 새로운 아이디어를 제시하고 있습니다. 결국 이런 노력을 바탕으로 지금보다 더 좋은 제품이 소비자 손에 들어올 것입니다.

고든 정 칼럼니스트 jjy0501@naver.com