[고든 정의 TECH+] 앞이 아니라 뒤에서 전력 공급 …인텔 비밀 무기 ‘파워비아’ 공개

▲ 블루 스카이 크릭. 출처: 인텔

인텔은 본래 반도체 미세 공정의 선두 주자였습니다. 누구보다 먼저 22nm 공정과 14nm 공정을 적용하면서 CPU 시장에서 넘볼 수 없는 경쟁력을 지녔지만, 10nm 공정에서 한꺼번에 많은 신기술을 적용하다가 문제가 생기면서 EUV 리소그래피 공정 진입에서 경쟁자보다 늦어지는 수모를 겪었습니다.

인텔의 새로운 수장이 된 펫 겔싱어 CEO는 공격적인 미세 공정 로드맵을 공개하면서 인텔이 자체 프로세서 제조 기술을 업그레이드할 뿐 아니라 파운드리 시장에도 진입할 것임을 예고했습니다. 다만 이를 위해서는 먼저 EUV 공정과 게이트-올-어라운드 (GAA) 기술을 적용한 TSMC와 삼성전자를 따라잡아야 합니다.

인텔은 올해 최초의 EUV 리소그래피 기술을 적용한 인텔 4 공정 제품을 내놓고 내년에는 웨이퍼 후면 전력 공급 기술인 파워비아 (PowerVia)와 GAA 기술의 인텔 버전인 리본펫(ribbonFET)을 적용한 20A (A는 옴스트롱의 약자) 공정을 도입할 예정입니다. 최근 인텔은 파워비아 기술이 실제로 적용된 테스트 프로세서인 블루 스카이 크릭 (Blue Sky Creek)을 공개했습니다.

▲ 전면 대신 후면 전력 공급 방식인 파워비아. 출처: 인텔

10nm 공정에서 애를 먹은 인텔의 새로운 전략은 한 번에 많은 기술을 적용하는 대신 여러 단계에 걸쳐 기술을 차례대로 적용해 공정 전체가 지연되는 일을 막는 것입니다.

따라서 로드맵 상으로는 리본펫 기술과 파워비아를 동시에 적용하게 되지만, 내부적으로는 인텔 4 공정에 파워비아를 적용한 테스트 칩을 먼저 개발해 오류를 수정하고 20A에 파워비아와 리본펫 기술을 같이 접목할 예정입니다.

- 뒤에서 전력 공급하면 뭐가 좋을까?

현재 우리가 사용하는 프로세서는 웨이퍼에 트랜지스터와 다른 회로를 새긴 후 그 위에 다시 전력 배선과 신호 입출력을 담당하는 배선을 올리는 방식으로 제조됩니다.

문제는 제조 공정이 미세화되고 프로세서 자체도 복잡해지면서 전력층과 신호층도 매우 복잡해진다는 것입니다. 결국 배선이 서로 꼬이면서 프로세서 제조도 어려워지고 성능에도 제약이 생깁니다.

따라서 반도체 제조사들은 전력층을 웨이퍼 뒷면으로 옮겨 전력층과 신호층 배선을 서로 분리한 후면 전력 공급 (Backside Power Delivery) 기술을 개발하고 있습니다. 파워비아 기술은 인텔의 자체적인 후면 전력 공급 기술로 이번에 공개된 블루 스카이 크릭 프로세서에서 실제 칩으로 구현됐습니다.

블루 스카이 크릭은 인텔 4 공정과 파워비아 기술이 적용된 프로세서로 올해 출시 예정인 메테오레이크 프로세서의 고효율 (E) 프로세서 8개를 탑재한 내부 실험용 프로세서입니다. 블루 스카이 크릭은 트랜지스터층이 후면 전력망 (BS-PDN)과 신호층 사이에 샌드위치처럼 끼워져 배선이 서로 꼬이지 않고 트랜지스터에 접근할 수 있습니다.

▲ 파워비아 기술과 기존의 전면 전력 공급 방식의 차이점. 출처: 인텔

인텔에 따르면 파워비아 기술을 적용한 블루 스카이 크릭은 동일한 인텔 4 공정에서 전력 공급이 떨어지는 IR 드롭 현상을 30% 이상 줄이고 같은 전압에서 클럭을 6% 정도 더 높였습니다. 같은 전압에서 클럭을 6% 올릴 수 있다면 5GHz 기준으로 300MHz 정도 클럭을 올릴 수 있는 만큼 어느 정도 성능 향상을 기대할 수 있습니다.

- 남은 과제는?

파워비아는 이론적으로는 훌륭한 기술이지만, 실제로도 훌륭할지는 직접 프로세서를 만들어 보기 전까지는 알 수 없습니다. 인텔이 판매가 가능한 수준의 테스트칩인 블루 스카이 크릭을 만든 것도 그것 때문일 것입니다.

현재 인텔은 블루 스카이 크릭을 이용해 기존의 전면 전력 공급 방식과는 다른 오류 수정 (디버그) 과정을 연구하고 있습니다. 여기서 획득한 지식이 20A 및 18A 공정에 적용될 것입니다.