인텔의 ‘괴물 칩’ 구상…이번엔 정말 성공할까 [고든 정의 TECH+]

최신 공정과 패키징을 모두 담았지만, 관건은 ‘시장성’

인텔은 소비자용 CPU와 새롭게 도전했던 GPU·AI 가속기, 서버 프로세서, 파운드리 사업에 이르기까지 전 사업 부문에서 위기에 몰려 있습니다. 최근 위기를 극복하기 위한 노력이 이어지며 실적도 다소 개선되는 흐름을 보이고 있지만 이를 두고 본격적인 반등이 시작됐다고 평가하기에는 아직 이른 것이 현실입니다.

그렇다고 인텔이 수년간 기술 개발을 게을리하며 시간을 허비한 것은 아닙니다. 오히려 수세에 몰린 상황에서 인텔은 기술 개발에 상당히 집중했고 그 결과 여러 가지 독자적인 신기술을 축적했습니다. 그중 하나가 여러 개의 작은 칩렛을 3차원적으로 결합해 복잡하고 거대한 칩을 만드는 타일(tile) 기반 3D 패키징 기술입니다.

인텔은 레고 블록처럼 베이스 타일 위에 서로 다른 공정에서 제조한 타일을 얹어 하나의 프로세서를 만드는 포베로스 3D 적층 기술을 꾸준히 발전시켜 왔습니다. 여기에 HBM 같은 차세대 메모리나 다른 프로세서를 고대역폭으로 연결할 수 있는 EMIB 기술도 지속적으로 개량해 왔습니다. 최근에는 최신 미세 공정인 18A의 양산을 준비하는 동시에, 차세대 공정인 14A 개발도 병행하고 있습니다.





최근 인텔 파운드리는 이 모든 기술을 하나로 묶은 초거대 프로세서 제조 기술을 공개했습니다. 아직 실물 칩이 존재하는 단계는 아니고 기술적 개요만 제시됐지만 계획대로 구현된다면 역사상 가장 크고 복잡한 프로세서가 될 가능성이 있습니다.

현재 인텔은 144코어의 시에라 포레스트 제온 프로세서를 출시할 예정이지만 이번에 공개된 개념은 이와는 비교가 되지 않을 정도로 거대한 구성을 염두에 둔 것으로 보입니다. 18A 공정의 베이스 타일 위에 14A 또는 14A-E 공정으로 제작한 컴퓨트 타일을 포베로스 다이렉트 3D 방식으로 적층하고 여기에 HBM4 또는 HBM5 메모리를 EMIB-T로 연결하는 구조입니다.





공개된 슬라이드와 이미지를 보면 두 개의 다이를 연결한 것으로 보이는 8개의 타일이 배치돼 있습니다. 18A 공정으로 제작된 후면 전력 공급 베이스 다이 위에 실제 연산을 담당하는 14A 계열 컴퓨트 타일을 올리는 구조입니다. 전력과 배선은 아래에 두고 연산부는 위로 올리는 방식으로, 포베로스 다이렉트 3D 기술을 통해 하나의 거대한 프로세서처럼 동작하도록 설계됐습니다. 주변에는 최대 24개의 HBM4 또는 HBM5 메모리가 TSV가 추가된 EMIB-T로 직접 연결됩니다. 이는 인텔이 보유한 최신 기술을 모두 집약한, 말 그대로 ‘괴물’에 가까운 설계입니다.





그러나 인텔의 제온 프로세서든, 외부 파운드리 고객의 제품이든 이 기술을 선뜻 채택할지는 미지수입니다. 가장 큰 이유는 최신 미세 공정과 포베로스, EMIB를 모두 결합할 경우 패키징 공정이 지나치게 복잡해지면서 제조 비용 상승과 수율 저하로 이어질 가능성이 크기 때문입니다.

실제 사례도 있습니다. 포베로스와 EMIB를 동시에 적용하고, 인텔과 TSMC에서 생산한 다이, 그리고 다수의 HBM 메모리를 결합한 폰테 베키오 GPU는 오로라 슈퍼컴퓨터에 탑재된 것을 제외하면 시장에서 거의 판매되지 못했고, 상업적으로는 실패에 가까운 결과를 남겼습니다. 후속작인 팔콘 쇼어스 역시 범용 제품이 아닌 내부 연구용 칩으로 전락했습니다. 이는 복잡한 패키징 기술의 성공이 곧 상업적 성공으로 이어지지는 않는다는 점을 다시 한번 보여준 사례입니다.

서버 CPU인 제온에서도 비슷한 일이 벌어졌습니다. 사파이어 래피즈는 4개의 CPU 타일과 HBM 메모리를 EMIB로 묶는 구조를 제시했지만 코어 수가 60개 이하로 제한되면서 같은 시기 AMD의 128코어 제품에 밀렸습니다. 이후 인텔이 서버 시장에서 점유율을 꾸준히 잃은 것은 어느 정도 예견된 결과였습니다.

AMD는 서버 CPU인 에픽 프로세서를 출시하면서 CPU 코어와 L2·L3 캐시를 묶은 CCD 여러 개를 단일 I/O 다이와 연결하는 단순한 방식을 택했습니다. 당시 인텔 내부에서는 이를 ‘칩을 풀처럼 붙인 설계(Glue-together)’라며 평가 절하했지만 결과적으로 이 단순함이 비용 절감과 개발 속도 측면에서 결정적인 강점이 됐습니다. 코어 확장이 필요하면 CCD 숫자만 늘리면 되고 패키징도 상대적으로 단순해 비용 부담이 적었기 때문입니다. AMD가 이미 192코어 프로세서까지 출시할 수 있었던 배경입니다.

인텔 역시 뒤늦게 그래나이트 래피즈와 시에라 포레스트를 통해 단순한 타일 구조로 코어 수 경쟁에 다시 뛰어들었지만 그 과정에서 자신 있게 내세웠던 포베로스와 EMIB 기술이 시장에서 반드시 유용한 무기가 되지는 않는다는 점도 드러났습니다. 다만 코어 수가 계속 늘어나고 CPU에 GPU나 NPU 같은 이기종 연산 장치를 혼합하는 흐름이 강화될수록 첨단 패키징 기술의 효용성이 다시 커질 가능성은 있습니다. 이번 18A+14A+포베로스 다이렉트 3D+EMIB-T 조합 공개 역시 이런 맥락에서의 기술 홍보로 보입니다.

더불어 인텔은 단순히 칩을 위탁 생산하는 파운드리가 아니라 설계·패키징·소프트웨어까지 통합 제공하는 ‘시스템 파운드리(System Foundry)’ 개념을 강조하고 있습니다. 이번 발표 역시 미세 공정뿐 아니라 이후 단계의 패키징 기술까지 함께 묶어 제공할 수 있다는 메시지로 해석됩니다.

그러나 인텔이 이 기술들을 조합해 수백 개의 코어와 대용량 HBM을 탑재한 제온 프로세서를 합리적인 가격과 수율로 대량 생산할 수 있다는 점을 직접 입증하지 않는다면 이 이야기를 그대로 믿고 파운드리에 제품을 맡길 고객이 얼마나 될지는 여전히 의문입니다.

이번 발표는 TSMC의 CoWoS-L과 가장 유사한 기술보다 더 진보한 해법을 갖고 있다는 점을 강조하려는 시도로 보입니다. 그러나 인텔에 지금 필요한 것은 세계에서 가장 복잡한 ‘공학적 예술품’이 아닙니다. 고객이 기꺼이 비용을 지불하고 반복적으로 구매할 수 있는, 신뢰할 만한 제품을 만들어 실제로 보여주는 것입니다.

고든 정 과학 칼럼니스트 jjy0501@naver.com