이렇게 여러 개의 프로세서를 묶어 하나의 거대한 프로세서로 만들고 메모리까지 함께 붙이는 것은 최근 프로세서 업계의 새로운 트랜드가 되고 있습니다. 더 높은 성능을 위해 프로세서의 크기와 복잡도는 날로 커지는데, 미세 공정 발전이 이를 따라잡기 어렵기 때문입니다. 애플도 두 개이 칩을 붙이는 방식으로 1140억 개의 트랜지스터를 집적한 괴물 칩을 만드는 데 성공했습니다.
물론 이 방법은 애플만 쓸 수 있는 게 아닙니다. 다른 반도체 제조사 역시 같은 시도를 하고 있습니다. 인텔은 차세대 제온 프로세서인 사파이어 래피즈와 고성능 GPU인 폰테 베키오에서 여러 개의 칩을 하나로 엮은 방식을 사용할 예정입니다. 애플은 독자 인터페이스를 사용했지만, (물론 TSMC 제조인 점을 생각하면 완전한 독자 규격은 아닐 수도 있습니다) 인텔은 모든 제조사가 호환될 수 있는 표준 규격을 생각하고 있습니다.
UCIe(Universal Chiplet Interconnect Express) 1.0 규격은 인텔은 물론 삼성, TSMC, AMD, ARM, 퀄컴, 구글, 메타, 마이크로소프트 등 업계의 주요 대기업들이 참여한 칩렛 (chiplet) 인터페이스 표준 규격입니다. UCIe 1.0 규격의 목적은 작은 칩 (칩렛) 사이를 연결하는 고속 인터페이스의 표준 규격을 만들어 서로 다른 제조사에서 만든 칩렛끼리도 쉽게 연결하고 패키징할 수 있게 만드는 것입니다.
칩렛과 칩렛 사이는 매우 가까이 붙어 있는데, 단순히 가까이 붙이는 것 만으로는 고속 데이터 전송이 어렵습니다. 과거에도 하나의 CPU에 두 개 이상의 칩을 넣어 코어 숫자를 늘리거나 GPU, 캐시 메모리를 추가하는 MCM (multi chip module) 패키징 방식은 흔하게 사용되었으나 연결 속도가 느려 하나의 칩처럼 데이터 교환이 빠르게 이뤄지지 않았습니다. UCIe는 이를 극복하기 위한 기술 표준입니다.
UCIe는 mm당 최대 1.3TB/s의 고속 인터페이스 표준 규격을 통해 CPU, GPU, I/O, 메모리를 하나의 칩처럼 연결할 수 있습니다. 실용적인 기준에서 현재 반도체 제조 기술로 만들 수 있는 가장 큰 칩은 700-800㎟ 정도입니다. 하지만 UCIe 기술을 사용하면 수천㎟ 크기의 칩도 만들 수 있습니다. 참고로 차세대 제온 스케일러블 프로세서인 인텔 사파이어 래피즈는 400㎟ 크기 다이 네 개를 연결해 인텔 CPU 사상 최대 크기인 1600㎟ 이상을 달성할 계획입니다.
물론 UCIe 규격은 이제 막 발표된 상태로 앞으로 업계 표준이 될지는 미지수입니다. 하지만 가까운 미래에 출시할 고성능 프로세서들은 작은 칩렛을 서로 연결하는 방식인 만큼 인텔, 삼성 TSMC가 서로 방식을 통일한다면 상당한 이점이 있습니다. 파운드리 제조사 입장에서는 고객마다 다른 규격을 만들 필요가 없고 팹리스 반도체 업체에서는 표준 인터페이스에 맞춰 반도체를 설계하면 실제 제조 과정에서 문제가 생길 가능성이 매우 줄어듭니다.
애플처럼 독자 규격을 좋아하는 회사도 있지만, 일반적으로 표준 규격이 있으면 제조사나 제품을 주문하는 고객 모두 이득입니다. 그런 만큼 UCIe 규격의 미래는 밝아 보입니다.
고든 정 칼럼니스트 jjy0501@naver.com